友情提示:本站提供全國(guó)400多所高等院校招收碩士、博士研究生入學(xué)考試歷年考研真題、考博真題、答案,部分學(xué)校更新至2012年,2013年;均提供收費(fèi)下載。 下載流程: 考研真題 點(diǎn)擊“考研試卷””下載; 考博真題 點(diǎn)擊“考博試卷庫(kù)” 下載
電子科技大學(xué)
2007年春攻讀軟件工程碩士專業(yè)學(xué)位研究生入學(xué)試題
考試科目:微機(jī)原理與應(yīng)用
注:答案一律寫在答題紙上!
一.填空題(每小題1分,共20分)
1.一條微機(jī)處理器指令應(yīng)包括兩部分,即( )。
A.操作碼和操作數(shù) B.源操作數(shù)和目的操作數(shù)
C.EU和BIU D.控制單元和執(zhí)行單元
2.某微處理器地址總線為32位,則該微處理器的尋址空間最大為( )。
A.1MB B.16MB C.512MB D.4GB
3.8086CPU的控制線 =0,地址線A0=0時(shí),說(shuō)明CPU( )。
A.從偶地址開(kāi)始完成8位數(shù)據(jù)傳輸
B.從偶地址開(kāi)始完成16位數(shù)據(jù)傳輸
C.從奇地址開(kāi)始完成8位數(shù)據(jù)傳輸
D.從奇地址開(kāi)始完成16位數(shù)據(jù)傳輸
4.堆棧指針SP是微處理器中用于指示( )的寄存器。
A.棧底地址 B.棧頂?shù)刂?nbsp;
C.中斷服務(wù)程序入口地址 D.子程序入口地址
5.8086 CPU的最小工作模式與最大工作模式的主要區(qū)別在于( )。
A.所管理的內(nèi)存容量不同 B.控制信號(hào)的產(chǎn)生方式不同
C.所管理的I/O端口數(shù)量不同 D.?dāng)?shù)據(jù)總線的寬度不同
6.n+1位符號(hào)數(shù)x的補(bǔ)碼表示范圍為( )。
A.-2n<x<2n B.-2n≤x≤2n
C.-2n≤x<2n D.-2n<x≤2n
7.若要使寄存器AL中的高4位不變,低4位為0,所用指令為( )。
A.AND AL, 0FH B.AND AL, 0F0H
C.OR AL, 0FH D.OR AL 0F0H
8. 在8086/8088 CPU中,一個(gè)最基本的總線讀寫周期由( )時(shí)鐘周期(T狀態(tài))組成。
A.1個(gè) B.2個(gè) C.4個(gè) D.6個(gè)
9.下列MOV指令中,不正確的指令是( )。
A.MOV AX, BX B.MOV AX, [BX]
C.MOV AX, CX D.MOV AX, [CX]
10.中斷指令I(lǐng)NT 17H的中斷服務(wù)程序的入口地址放在中斷向量表地址( )開(kāi)始的4個(gè)存貯單元內(nèi)。
A.00017H B.00068H C.0005CH D.0005EH
11.在異步串行通信方式中,通常采用( )來(lái)校驗(yàn)錯(cuò)誤。
A.循環(huán)冗余校驗(yàn)碼 B.奇/偶校驗(yàn)碼
C.海明校驗(yàn)碼 D.多種校驗(yàn)方式的組合
12.8253具有三個(gè)獨(dú)立的16位定時(shí)/計(jì)數(shù)通道及其控制端口,其控制字的設(shè)置是( )。
A.用同一個(gè)控制端口,分別向各通道設(shè)置控制字
B.用一個(gè)控制字同時(shí)設(shè)置三個(gè)通道的工作方式
C.三個(gè)通道用各自的控制端口設(shè)置工作方式
D.在硬件線路確定以后,控制字就已被設(shè)置
13.在I/O同步控制方式中,程序查詢方式相比于中斷控制方式,具有( )。
A.硬件電路簡(jiǎn)單,CPU使用效率高 B.硬件電路簡(jiǎn)單,CPU使用效率低
C.硬件電路復(fù)雜,CPU使用效率高 D.硬件電路復(fù)雜,CPU使用效率低
14.在X86等PC系列微機(jī)中,采用2個(gè)8259A級(jí)聯(lián),其可屏蔽中斷可擴(kuò)展為( )。
A.15級(jí) B.16級(jí) C.32級(jí) D.64級(jí)
15.PC系列微機(jī)中,確定外部硬中斷的服務(wù)程序入口地址的是( )。
A.主程序中的調(diào)用指令 B.主程序中的條件轉(zhuǎn)移指令
C.中斷控制器中的中斷服務(wù)寄存器 D.中斷控制器發(fā)出的中斷向量名
16.在進(jìn)入DMA工作方式之前,DMA控制器被作為CPU總線上的一個(gè)( )。
A.I/O設(shè)備 B.I/O接口 C.主控制器 D.協(xié)處理器
17.圖中說(shuō)明AD0~15上傳送的信息是( )。
A.寫存儲(chǔ)器的地址與數(shù)據(jù) B.讀存儲(chǔ)器的地址與數(shù)據(jù)
C.寫I/O端口的地址與數(shù)據(jù) D.讀I/O端口的地址與數(shù)據(jù)
A
18.下列各類存儲(chǔ)器中,掉電后內(nèi)容會(huì)丟失的是( )。
A.掩膜ROM B.EPROM C.SRAM D.FLASH
19.在I/O接口的各類端口中,必須具有三態(tài)功能的端口是( )。
A.?dāng)?shù)據(jù)輸入緩沖器和狀態(tài)寄存器 B.控制器寄存器和狀態(tài)寄存器
C.?dāng)?shù)據(jù)輸入緩沖器和控制寄存器 D.?dāng)?shù)據(jù)輸出緩沖器和控制寄存器
20.在微型計(jì)算機(jī)系統(tǒng)中引入中斷技術(shù),可以( )。
A.提高外設(shè)的速度 B.減輕主存的負(fù)擔(dān)
C.提高處理器的效率 D.增加信息交換的精度
二、填空題(每空0.5分,共10分)
1.某存儲(chǔ)器單元的實(shí)際地址(物理地址)為2BC60H,該單元在段地址為2A40H中的偏移地址是__ _____。
2.若(AL)=93H,當(dāng)看作是無(wú)符號(hào)數(shù),它代表 ,若是帶符號(hào)數(shù),它代表 。
3.若有一片SRAM芯片為64K×4位,其片內(nèi)尋址地址信號(hào)線有 條,對(duì)外數(shù)據(jù)線有 條,若用其組成256K字節(jié)的內(nèi)存,需要 此種芯片。
4.執(zhí)行NEG AX之后,OF=1,則AX=- 。
5.8086CPU向內(nèi)存寫一個(gè)地址為0623H:36FFH的字時(shí),需用________________個(gè)總線周期。
6.AEN地址允許信號(hào)為_(kāi)_______________電平是I/O譯碼的必要條件,這表示________________占用總線。
7.8086CPU復(fù)位后,重新執(zhí)行的程序所在的存儲(chǔ)器起始物理地址為 。
8.若段的定位類型被定義為頁(yè)類型,則該段的起始物理地址可被 整除。
9.設(shè)(SS)=3460H,(SP)=045AH,若從堆棧中取出3個(gè)數(shù)據(jù),則棧頂?shù)奈锢淼刂窞?nbsp; ,若又存入6個(gè)數(shù)據(jù),則棧頂?shù)奈锢淼刂酚肿優(yōu)?nbsp; 。
10.設(shè)DAT DW 37 DUP(5BH,64H),則LENGTH DAT的值是 ,SIZE DAT的值是 。
11. 片8259A級(jí)連后可擴(kuò)展管理64個(gè)中斷優(yōu)先級(jí)。
12.代碼段的段基值由____________寄存器提供,堆棧段的段基值由____________寄存器提供,數(shù)據(jù)段的段基值一般由 寄存器提供。
--------------電子科技大學(xué)工程碩士專業(yè)學(xué)位微機(jī)原理與應(yīng)用考研真題試卷
免責(zé)聲明:本文系轉(zhuǎn)載自網(wǎng)絡(luò),如有侵犯,請(qǐng)聯(lián)系我們立即刪除,另:本文僅代表作者個(gè)人觀點(diǎn),與本網(wǎng)站無(wú)關(guān)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí),對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾,請(qǐng)讀者僅作參考,并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。